This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

Image available 03235332

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

02-210832 [JP 2210832 A]

PUBLISHED:

August 22, 1990 (19900822)

INVENTOR(s): TOBE YOSHIKIYO

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-029596 [JP 8929596]

FILED:

February 10, 1989 (19890210)

INTL CLASS:

[5] H01L-021/3205; H01L-021/302; H01L-029/784 JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL:

Section: E, Section No. 998, Vol. 14, No. 507, Pg. 86,

November ()6, 1990 (19901106)

ABSTRACT

PURPOSE: To enable the taper etching of a first gate by etching the first gate by using a bell-jar form insulating film formed by utilizing thermal fluidity, as a mask.

CONSTITUTION: On a P-type silicon substrate (100) 1, a thick field oxide film 2, a gate oxide film 3, and a first polysilicon 4a are selectively formed; after that, PSG(phosphosilicate glass) 8 whose P concentration is about 12wt.% is grown and selectively etched and eliminated. When the PSG 8 is annealed in an N(sub 2) atmosphere, it exhibits fluidity and turns to a bell-jar shape. By using this PSG 8 as a mask, a first gate of the first polysilicon 4a is etched. In this case, etching is performed under the condition where the etching rate of the first polysilicon 4a is larger than that of the PSG 8. Thereby, the shape of the first gate of the first polysilicon 4a is influenced by the ball-jar shape of the PSG 8 and formed in a taper shape.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008413455

Image available

WPI Acc No: 1990-300456/199040

Semiconductor device mfr. - by etching 1st gate using bell-shaped

insulating film to obtain taper preventing notch and bridge at conductive

layer NoAbstract Dwg 2/2

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Dat

ind Date Applicat No

Date Week

Week

JP 2210832

A 19900822 JP 8929596

A 19890210 199040 B

Priority Applications (No Type Date): JP 8929596 A 19890210

Title Terms: SEMICONDUCTOR; DEVICE; MANUFACTURE: ETCH: GATE; BELL: SHAPE;INSULATE: FILM: OBTAIN: TAPER; PREVENT: NOTCH: BRIDGE:

Kind

CONDUCTING; LAYER; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/32; H01L-029/78

File Segment: CPI; EPI

ョ日本国特許庁(JP)

①特許出願公開

◎ 公開特許公報(A) 平2-210832

Sint. Cl. 3

識別配号

庁内整理番号

@公開 平成2年(1990)8月22日

H 01 L 21/3205 21/302 29/784

8223-5F

6810-5F H 01 L 21/88 8422-5F 29/78

東京都港区虎ノ門1丁目7番12号

301 G

査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

半導体装置の製造方法

到特 頭 平1-29596

L

②出 顧 平1(1989)2月10日

砂発 明 者

戸部

喜 清 東京都港区原

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

勿出 顋 人 冲電気工業株式会社

四代 理 人 弁理士 菊 池

明 福 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

回半課体基板上にフィールド酸 化膜を選択的に 形成後ゲート組織膜および第 1 ポリシリコンによ る第 1 ゲートを形成する工程と、

四上配第1ゲード上に粘性、波動性のある機能 膜を形成してパターニング後熱処理による波動現 まを利用してこの絶縁膜を釣り雑形状にする工程 と、

(C) 上記的り 超形状の 絶縁 膜を マスク として上記 第 1 ゲートをエッチングして テーパ 状に形成した 後上層に絶縁 膜を形成する 工程と、

よりなる平準体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、 に配線器の周間絶縁器の平坦化を期するようにした半男体装置の製造方法に関するものである。

(従来の技術)

第2図は従来のMOS型トランジスタの製造方法を説明するための側面図である。この第2図において、まず、シリコン基板1の表面部にLGCOS法により厚いフィールド酸化膜2を選択的に形成し、電子分離を行なう。

次に、ゲート絶縁膜となる薄いゲート酸化膜3を形成し、さらに全面にゲート電極を形成するためのポリシリコンを形成し、PoCf。を拡散派としてリンをドーアして運電性を持たせる。

次に、第1ゲートホトリソと異方性エッチング を行い、ゲート電腦4を形成する。

次に、ソース、ドレイン5を形成するため、上記ゲート電極4をマスクとしてシリコン基板1にイオン住入を行ない、ソース、ドレイン5を形成する。

次に、S10 m膜を全面に形成して絶縁膜 6 を作る。 その上にアルミを全国に形成した後、第 2 ゲート ホトリソと異方性エッチングを行い、第 2 ゲート 7 を形成する。

(発明が解決しようとする意間)

しかしながら、上記の従来のMOS型トランジスタの製造方法では、第1ゲートの部分で、絶 譲らにオーバーハング形状の改差ができ、その上 層に形成される第2ゲート7をバターニングする 際、ホトリンについてノッチやブリッジが発生するおそれがある。

また、絶疑数 6 のくびれの部分に第 2 ゲート 7 の配維材料が残り、第 2 ゲート 7 がショートして不及になる可能性がある。

上記問題点を解決する手段として、絶縁膜 5 にBPS Gなどの流動性の概を用い、高温でグラスフロー(Glass flow)をして平坦化をする方法があるが、ソース、ドレイン 5 形成 後に高温の 熱処理を行なうため、ソース、ドレイン 5 が拡散し、ショートチャンネル化や、ソース、ドレイン接合が遅くなるなどの問題点がある。

この発明は、前紀従来技術が持っている問題点のうち、掲載膜の及差部における第2ゲートの配線パターニング時のノッチ、ブリッジが発生する

例について図面に基づき世界する。第1回向ない も第1回句はその一実施界の工程新画図である。 この第1回回ないし第1回句において、第2回と 同一機能を呈する部分は第2回と同一符号を付し で述べる。

まず、第1個時に示すように、半導体基板としてP型シリコン基板(100) 1上に選択的に厚いフィールド酸化版 2、ゲート酸化酸 3、第1ポリシリコン 4 a を約3000人形成した後、この第1ポリシリコン 4 a に対しPoCt a を拡散減としてリンをドープして基準性を持たせる。

次に、P達度12mtがぐらいのPSG(Phosphosilicate Glace)8を2000人成長させる。

次に、通常のホトリングラフィ、エッチング技術を用い、このPSG8を選択的にエッチング除去し、レジストを除去することにより第1回(4)のごとく構造を得る。

次に、1000でのN。 雰囲気中でアニールを行なうと、第1回句のごとく、 P S C 8 は流動現象を 記こし、中心部の高さが約4000人程度の約り職型 点と、地址数のくびれによる配線ショートの問題 点について解決した半事体装置の製造方法を提供 するものである。

(課題を解決するための手段)

この発明は、半導体装置の製造方法において、 第1ゲート上に粘液動性を利用して約り接状の絶 緩膜を形成する工程と、この地様膜をマスクとし で第1ゲートをエッチングしてこの第1ゲートに チーパをつけることにより、上層絶縁膜を平坦化 させる工程とを導入したものである。

(作用)

この発明によれば、半導体装置の製造方法において、以上のような工程を導入したので、 第1ゲート上に釣り雑状の絶縁膜を熟洩動性を利用して 形成し、この釣り雑状の絶縁膜をマスクとして第 1 ゲートをテーパ状にエッチングすることに なり、第1ゲート上に形成される絶縁膜が清らかになり、したがって、 如配問題点を除去できるものである。 (実施例)

以下、この発明の半導体製造の製造方法の実施

となる.

次に、第1回中に示すようにこのPSG8をマスクとして第1ポリシリコン4aによる第1ゲートをエッチングする。 なお、この数、PSG8より第1ポリシリコン4aのエッチングされるように、第1ポリシリコン4aのエッチングレートはPSG8のエッチングレートより大きい条件でエッチングを行なう(ただし選択比を十分取る必要はない)。

したがって、このエッチングの際、マスクとなるPSG8もエッチングを破り、第1ポリシリコン4aのエッチングの終点においては、第1団(C)のごとく構造となる。

なお、第1ボリシリコンもaによる第1ゲートの形状はマスクであるPSG8の約り建型が影響して、テーベ状に芳成される。

次に、第1ポリシリコン4 a による第1ゲート 上に残った P S G 腹 8 を H P で除去した後に、第 1ポリシリコン 4 a による第1ゲートをマスクと して、後雲イオンを p 型シリコン高級 1 に往入す ることにより、n·不振物によるソースドレイン 5を形成する。

次に、第1四句に示すように、地縁関 6 として、 C V D 法によりSiO。膜5000 A を形成する。

次に、配舗用ALTをスパッタ法により5000 A 裏着した後、通常のホトリソグラフィ・エッチング 技術を用いて、この配線用ALTを除去する。かく して、第1回回のごとく構造を得る。

なお、この配数用AITは低限方向へのパターニングであるため、第1回的上には配線用AITの形状に変化はないように見える。

また、第1回(C)では、 P S G 8 が残った状態であるが、最終ポリシリコンゲート残骸厚になるようにさえすれば、 P S G 数 8 がすべてエッチング数去され、第1ポリシリコン 4 a の一部 (P S G 8 の下) がエッチングされてもかまわない。

さらに、上記支権例では、絶縁頭として、PSG8を用いた場合を例示したが、この絶縁酸はPSG8に限定されるものではなく、 祐性流動を起こすものであれば、PSG以外の材料でもよい。

面図、第2回は従来の半事体装置の製造方法を設 明するための所面図である。

1 … p 型シリコン基収、 2 … フィールド酸化酸、 3 … ゲート酸化酸、 4 a … 第 1 ポ ザ シリコン、 5 … ソース、ドレイン、 6 … 絶 練 膜、 7 … 配 線用 AI、 8 … P S G 膿。

(桑明の効果)


以上、詳細に説明したように、この発明によれば、第1ゲート エッチングを、熱流動性を利用して形成した約り2世形状の無縁膜をマスクとしてエッチングするようにしたので、第1ゲートがテーパエッチされ、その上層に形成される地球膜が 治らかに形成される。

したかって、上記地経験上に形成される事電性 膿をペターニングする無ノッチ・ブリッジの発生 が即制されるとともに、絶経験のくびれがないた め、専電性膜がエッチングの際くびれに残りべた ーニングされた配線がこのくびれに残った配線材 料でショートすることはない。

また、絶縁膜を平坦化して形成できるため、グ ラスフロー工程の省略またはグラスフロー温度の 低温化、時間短縮が可能となり、トランジスタ 性への影響も小さい。


4. 図面の簡単な説明


第1団向ないし第1団向はこの発明の半導体装置の製造方法の一実施例を説明するための工程断



従来のMOS型トランジスタの製造方法の断面図 第 2 図

特閒平2-210832(4)





1:P型シリフン基体 2:フルルド酸化膜 3:ポート酸化酸 句:手(ポリー)フン 6: 純純膜 ア: 乾燥県AL 8: PSQ

本學州の工程對面图

第1図